Gate-Array

Dieser Artikel oder Abschnitt bedarf einer grundsätzlichen Überarbeitung:

Wie sind Gate-Arrays aufgebaut? Welche Typen gibt es? --Cepheiden (Diskussion) 23:45, 26. Nov. 2019 (CET)

Bitte hilf mit, ihn zu verbessern, und entferne anschließend diese Markierung.

Gate-Array ULA aus einem Sinclair ZX81

Gate-Arrays (engl., dt. etwa „(Logik-)Gatterfeld“) sind anwendungsspezifische integrierte Schaltungen (ASIC) bestehend aus vorkonfektionierten Logikschaltungen, die bei der Endfertigung kundenspezifisch verknüpft werden.[1] Diese werden alternativ auch als Master Slice Array, Logic Array, Universal Logic Array oder Uncommitted Logic Array (ULA) bezeichnet, siehe Artikel.

Die Grundstruktur ist eine zeilenförmige Anordnung aus NOR- oder NAND-Logikgattern (Master-Slice-Anordnung genannt).[2][3][4] Die Herstellung dieser Matrix erfolgt zunächst kundenunabhängig, wobei ist die Lage der Logikgatter, I/O-Leitungen usw. standardisiert. Die kundenspezifischen Anpassungen beschränken sich damit auf die interne Verdrahtung der Logikschaltungen, die ebenfalls beim Hersteller auf Grundlage des von Kunden gelieferten Entwurfs erfolgt. Aber nicht alle Gate-Arrays sind logische Schaltungen, denn Gate Arrays können auch andere Schaltungen enthalten wie beispielsweise Trennverstärker, Stromquellen oder Transistorarrays.[5]

In der modernen Halbleitertechnik sind die Vorbereitungskosten für die Produktion von Gate-Arrays relativ hoch, die reinen Produktionskosten hingegen gering. Gate-Arrays sind für die Kleinserienproduktion interessant und können mehrere Millionen Logikschaltungen umfassen. Sie werden daher als sehr stark standardisierte Form von ASIC gesehen und ordnen sich zwischen teilweise kundenspezifischen Schaltungen aus Standard-Schaltkreiszellen und durch den Anwender bzw. Kunden programmierbare logische Schaltungen (PLDs) bzw. programmierbare logische Anordnungen (PALs) ein.[6]

Gate-Arrays sind nicht zu verwechseln mit Field Programmable Gate Arrays (FPGA), die der „Gate-Array“-Technik inzwischen einen großen Teil des Marktes für anwendungsspezifische integrierte Schaltungen (IC) abgenommen haben. Sie nutzen zwar ebenfalls eine programmierbare Matrix-Anordnung, die Programmierung erfolgt aber im Gegensatz zu Gate-Arrays durch den Anwender. Ihr Fertigungsansatz ist daher ein anderer und sie sind in Konkurrenz mit komplexen programmierbaren logischen Schaltungen wie Generic Array Logic (GAL) und vor allem Complex Programmable Logic Device (CPLD) einzuordnen.

Ein per Maskenprogrammierung hergestellter Halbleiter-Festwertspeicher (engl. read-only memory, ROM) nutzt den gleichen Fertigungsansatz für Speicherschaltkreise.

## Herstellung

[Bearbeiten | Quelltext bearbeiten]

Die Herstellung eines Gate-Array-Schaltkreises erfolgte unter anderem in Form eines typischen CMOS-Prozesses der 1970er bzw. 1980er Jahre, das heißt in der Regel in einer Aluminium- oder Polysilizium-Gate-Technologie mit einer Gatelänge von 1 µm bzw. 3 µm und maximal 2 Aluminium-Verdrahtungsebenen. Der Großteil des Fertigungsprozesses erfolgt durch den Hersteller vollkommen unabhängig von einem späteren Kunden. Dies umfasst das gesamte Front-End of Line, also die Fertigung aller Transistoren, Widerstände, Kondensatoren und Dioden sowie der ersten Isolationsschicht und aller Kontaktlöcher über die gesamte Struktur. Anschließend können die Wafer mit den „unfertigen“ Schaltkreisen gelagert werden, bis ein entsprechender Kundenauftrag bearbeitet wird.[7]

Der kundenspezifische Teil umfasst das Aufbringen einer durchgehenden Aluminiumschicht (Aluminium-Verdrahtungstechnik), anschließender fotolithografischer Strukturierung und Ätzung der Metallschicht zur Fertigung der Leiterbahnen. Die dazu notwendige Fotomaske ist produktabhängig und wird auf Kundenwunsch gefertigt. Die entstehenden Leiterbahnen sind dabei so gelegt, dass ausschließlich die für die gewünschte Schaltung benötigten Basiszellen bzw. Bauelemente über die entsprechenden Kontaktlöcher angeschlossen und verbunden werden. Bei der einfachsten Form der Gate-Array-Technik umfasst dieser kundenspezifische Teil nur eine Verdrahtungsebene, daher nur eine fotolithografisch strukturierte Ebene. Mit verbesserten Fertigungstechniken waren aber bereits Anfang der 1980er Jahre auch komplexere Verdrahtungen mit zwei oder mehr Verdrahtungsebenen und der dazwischenliegenden Via-Ebene möglich, was aber deutlich teurer. In der Folge wurden so auch „Sea-of-Gates“-Schaltkreise mit höherer Transistordichte möglich.[7] Anschließend erfolgt das Vereinzeln, Bonden und Gehäusen des Schaltkreises.

## Bedeutung

[Bearbeiten | Quelltext bearbeiten]

Gate-Array-Schaltkreise stellten Ende der 1980er bzw. zu Beginn der 1990er Jahre mit über 40 % Marktanteil den größten Anteil an kundenspezifische integrierte Schaltungen (ASICs).[8] In den nachfolgenden Jahren nahm die Bedeutung der Gate-Array-Schaltkreise kontinuierlich ab und betrug 1998 nur noch ca. 20 % des ASIC-Marktes.[9]

## Aufbau eines ULA

[Bearbeiten | Quelltext bearbeiten]

Das ULA (uncommitted logic array oder auch universal logic array[10]) enthält eine Rasterstruktur von mehreren Eingängen und zusätzlich deren Negationen. Die enthaltenen UND-Gatter sind vom Hersteller bereits fest mit jeweils mindestens zwei Eingängen oder deren Negationen verbunden (maskenprogrammiert). Jedes UND-Gatter hat jedoch einen noch nicht belegten Eingang. Dieser Eingang kann vom Anwender bei der Programmierung entweder auf eine logische Null (Masse) oder eine logische Eins (Betriebsspannung) intern im IC verkettet werden. Die auf Masse gelegten UND-Glieder sind somit inaktiv, die auf Betriebsspannung (H) gelegten sind aktiv geschaltet. Das an den Ausgängen der UND-Gatter folgende ODER-Gatter ist herstellerseitig bereits fest verkettet/verbunden (maskenprogrammiert). Die aktiv geschalteten UND-Gatter werden in ihrer Gesamtheit als Einstellenmenge bezeichnet, die inaktiv geschalteten als Nullstellenmenge[11].

Beim ULA lassen sich also nur die internen UND-Glieder aktiv oder passiv schalten. Ihre logische Zuweisung zu den Eingängen ist bereits vorgegeben. Das ODER-Glied ist beim ULA nicht beeinflussbar. Der Ausgang des ODER-Gliedes ist der Ausgang des ULA.

## Alternative Bezeichnungen und ähnliche Technologien

[Bearbeiten | Quelltext bearbeiten]

Am Markt für kundenspezifische Schaltkreise gibt es zahlreiche unterschiedliche Ansätze. Angebote reichen von teilweise bzw. vollständig kundenspezifischen integrierten Schaltkreisen (Entwurf beim Kunden; nach der Fertigung nicht mehr änderbar) bis hin zu flexiblen beim Anwender programmierbaren und auch wieder-programmierbaren Logikschaltungen. Die beim Hersteller nach Kundenvorgaben verknüpften Gate-Arrays stellen hier einen Mittelweg dar. Er nutzt eine flexible Anordnung zur Herstellung verschiedenster Logikschaltungen, kann jedoch nicht durch den Kunden bzw. nachträglich geändert werden. Eine Unterklasse bzw. Weiterentwicklung von Gate-Array sind Sea-of-Gates-Schaltungen.

Alternative Bezeichnungen zu Gate-Arrays sind:[4]

* uncommitted logic array (ULA, dt. in etwa „ungeschriebene logische Anordnung“): ursprünglich Handelsmarke der Ferranti Pic., UK. Dabei handelt es sich um ein ungeschriebene/ungebundene Master-Slice-Anordnung mit Zellen auf Komponentenebene.
* uncommitted component array (UCA): Ein anderer/genauer Begriff für ULA.
* uncommitted gate array (UGA): Ein Master-Slice-Anordnung mit Zellen auf Funktionsebene.

Darüber hinaus gibt es weitere programmierbare Logikschaltungen, die auf Matrizen von Logikgattern basieren. Dabei werden jedoch andere Logikgatter verwendet und die Programmierung erfolgt durch den Kunden selbst. Dazu zählen:

* Programmable Logic Array (PLA),
* Programmable Array Logic (PAL, dt. programmierbare logische Anordnung),
* Generic Array Logic (GAL)
* abänderbare Gatter-Anordnungen (AGA)[12]
* Field-Programmable Logic Array (FPLA).
* sowie Weiterentwicklungen

## Hersteller von Gate-Arrays

[Bearbeiten | Quelltext bearbeiten]

* Atmel
* ams AG
* Epson[8]
* Eurosil[8]
* GE/RCA[8]
* Fujitsu
* Hitachi[8]
* Motorola[8]
* National Semiconductor[8]
* OKI[8]
* ON Semiconductor
* Toshiba[8]
* Texas Instruments[8]

## Literatur

[Bearbeiten | Quelltext bearbeiten]

* Peter Ammon: Gate Arrays, Anwendungsspezifische integrierte Schaltungen. Hüthig Buch Verlag, Heidelberg 1985, ISBN 3-7785-1063-0.
* Design und Simulation von Gate Arrays mit Personal Computer. In: Design & Elektronik. 18, 1986.
* HCMOS Gate Array Design Manual. Texas Instruments Deutschland GmbH
* Andy Rappaport: Erfahrungen mit Gate-Arrays. Te-Wi-Verlag, München 1985, ISBN 3-921803-47-0.
* The Programmable Gate Array Design Handbook. 1st edition, Xilinx, 1986.
* Trevor York: Gate array architectures. In: Microprocessors and Microsystems. Band 12, Nr. 6, 1. Juli 1988, S. 323–330, doi:10.1016/0141-9331(88)90189-5.
* Manfred Seifart, Helmut Beikirch: Digitale Schaltungen. 5\. Auflage. Verlag Technik, Berlin 1998, ISBN 3-341-01198-6.
* Monolithic Memories announces: a revolution in logic design. In: Electronic Design. 26, Nr. 6, Hayden Publishing, Rochelle, NJ, 18. März 1978, S. 148B–148C.
* Hans Martin Lipp: Grundlagen der Digitaltechnik. Oldenburg Wissenschaftsverlag, ISBN 978-3-486-25916-2 (ULA auf S. 169–170; PLA auf S. 172).

## Weblinks

[Bearbeiten | Quelltext bearbeiten]

* Übersicht Fujitsu-Technologien
* Computer History Museum timeline/1978-PAL auf computerhistory.org (englisch)
* Applet zum Experimentieren mit ROM, PLA und PAL-Strukturen Funktionseingabe durch Klick in der Wertetabelle oder Programmiermatrix

## Einzelnachweise

[Bearbeiten | Quelltext bearbeiten]

1. ↑ Kap.9 Lexikon der ASIC. In: A. Auer: Programmierbare Logik-IC, Eigenschaften, Anwendung, Programmierung. Hüthig Buch Verlag, Heidelberg 1990, S. 191.
2. ↑ Ming-Bo Lin: Introduction to VLSI Systems: A Logic, Circuit, and System Perspective. CRC Press, 2011, ISBN 978-1-4398-6859-1, S. 654.
3. ↑ Eugene D. Fabricius: Modern Digital Design and Switching Theory. CRC Press, 2017, ISBN 978-1-351-43054-8, Chapter 9: Application-Specific Integrated Circuits.
4. ↑ a b Stanley L. Hurst: Custom-Specific Integrated Circuits: Design and Fabrication. CRC Press, 1985, ISBN 978-0-8247-7302-1, S. xvii & 22.
5. ↑ Manfred Seifart: Digitale Schaltungen. 2\. Aufl. VEB Verlag Technik Berlin, Berlin 1986, ISBN 3-341-00148-4, Kap. Semikundenschaltungen, Gate Arrays, S. 29–31.
6. ↑ Christian Ellwein: Programmierbare Logik mit GAL und CPLD: Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie. Oldenbourg Industrieverlag, 1999, ISBN 978-3-486-24610-0, S. 1.
7. ↑ a b Trevor York: Gate array architectures. In: Microprocessors and Microsystems. Band 12, Nr. 6, 1. Juli 1988, S. 323–330, doi:10.1016/0141-9331(88)90189-5.
8. ↑ a b c d e f g h i j C. S. Choy, C. H. Fung, C. F. Chan: Selection assistant system for gate array user. In: Engineering Applications of Artificial Intelligence. Band 6, Nr. 6, 1. Dezember 1993, S. 519–531, doi:10.1016/0952-1976(93)90049-4.
9. ↑ John G. Webster (Hrsg.): Wiley encyclopedia of electrical and electronics engineering. John Wiley, New York 1999, ISBN 0-471-13946-7, S. 545–546.
10. ↑ Hans Martin Lipp: Grundlagen der Digitaltechnik. Oldenburg Wissenschaftsverlag, ISBN 978-3-486-25916-2, ULA, S. 169 (ULA "Universal Logic Array", eingeschränkte Vorschau in der Google-Buchsuche).
11. ↑ Hans Martin Lipp: Grundlagen der Digitaltechnik. Oldenburg Wissenschaftsverlag, ISBN 978-3-486-25916-2, S. 169–170 (logischer Aufbau des ULA "Universal Logic Array", eingeschränkte Vorschau in der Google-Buchsuche).
12. ↑ H.Krug: Abänderbare Gatter-Anordnungen (AGA). In: Design & Elektronik. Nr. 18, 1986.

Programmierbare Logik

Konzepte |

ASIC • SoC • FPGA (CLB) • CPLD • EPLD • PLA • PAL • GAL • PSoC • Reconfigurable Computing (Xputer) • Soft microprocessor • Circuit underutilization • High-level synthesis • Hardwarebeschleunigung

|

Programmiertechnik |

Masken-programmiert • Antifuse • EPROM • E²PROM • Flash • SRAM

Programmiersprachen |

Verilog (A, AMS) • VHDL (AMS, VITAL) • SystemVerilog (DPI) • SystemC • AHDL • Handel-C • PSL • UPF • PALASM • ABEL • CUPL • OpenVera • C to HDL • Flow to HDL • MyHDL • JHDL • ELLA

Hersteller |

Accellera • Achronix • Altera (Intel) • AMD (Xilinx) • Aldec • Bitmain • Cadence • Duolog • Forte • Infineon (Cypress) • Lattice • Mentor Graphics • Microchip Technology • Signetics • Synopsys (Magma, Virage Logic) • Texas Instruments • Tabula •

Produkte |

| Hardware |

Stratix • Agilex • Cyclone • Arria • Max • Kintex • Zynq • Virtex • iCE

|

Software |

Intel Quartus Prime • Xilinx ISE • Xilinx Vivado • ModelSim • VTR

IP |

| Proprietär |

ARC • Arm Cortex-M • PowerPC • LEON • LatticeMico8 • MicroBlaze • PicoBlaze • Nios • Nios II

|

Open-Source |

JOP • LatticeMico32 • OpenCores • OpenRISC • RISC-V • Zet